PAT-NO: JP401185952A **DOCUMENT-IDENTIFIER:** JP 01185952 A

TITLE: FLIP-CHIP TYPE SEMICONDUCTOR

DEVICE

PUBN-DATE: July 25, 1989

INVENTOR-INFORMATION:

NAME COUNTRY

TSUBONE, HITOSHI

ASSIGNEE-INFORMATION:

NAME COUNTRY

OKI ELECTRIC IND CO LTD N/A

APPL-NO: JP63009513

APPL-DATE: January 21, 1988

INT-CL (IPC): H01L021/92 , H01L021/60

US-CL-CURRENT: 257/778

ABSTRACT ·

PURPOSE: To prevent a chip from becoming electrically defective when a flaw is produced by a filler on the surface of the chip by a method wherein a gap between a solder bump electrode and a dummy electrode is set at a definite distance so as to limit the size of the filler.

CONSTITUTION: A bump electrode 2a formed on a

chip 1 and a dummy bump electrode 2b are provided; a distance 3 between the bump electrode 2a and the dummy bump electrode 2b is set to the size of 60% or less of the diameter of the bump electrode 2a. Accordingly, even when a semiconductor device is mounted on a substrate and is then coated with an epoxy-based molding material, a filler whose size exceeds 60% of the diameter of the dummy electrode 2b out of fillers contained in the molding material does not creep to the lower part of the semiconductor device. By this setup, it is possible to eliminate a wrong state that the filler produces a flaw on the surface of the semiconductor chip and that the semiconductor chip becomes electrically defective.

COPYRIGHT: (C) 1989, JPO&Japio

@ 日本国特許庁(IP)

印特許出額公開

◎ 公開特許公報(A) 平1-185952

@Int.Cl.4

庁内整理番号 C-6708-5F ❸公開 平成1年(1989)7月25日

H B1 L 21/92 21/60 C-6708-5F Q-6918-5F

審査請求 未請求 請求項の数 1 (全4頁)

の発明の名称 フリップチップ型半導体装置

織別記号

②特 願 昭63-9513

20出 類 昭63(1988)1月21日

62発明者坪根 衡 60出 顧人 沖電気工業株式会社 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

沖雷気工業株式会社 東京都港区虎ノ門1丁目7番12号

50代 理 人 弁理士 鈴木 敏明

明 細 書

発明の名称

フリップチップ型半導体装置

2. 特許請求の範囲

チップ上に形成されたペンプ電極と、ダミーペンプ電極を有し、前記ペンプ電極と前記がミーベンプ電極間の距離をペンプ電極の直径の60多以下の寸法としたことを等像とするフリップチップ 影半導体接量。

3. 発明の詳細な説明

(産業上の利用分野)

本発明はフリップチップ型半導体装置に関する ものである。

(従来の技術)

従来より、実装需度を向上するためにペンプ電 優を備える半導体ケップ(フリップチップ)が用 いられている。ペンプ電優の形成方法としては、 明えば電気メッキ法、選択悪療法、ハンピギール は、ハンピアイップ法等の種々の方法が提案され ている。ペンプ電信は、一般的に、電気メッキ法 によりハンメを用いて形成されることが多い。

第2回は従来のパンプ電板の接続構造を概略的 に示ナフリップナップの要部新面図であり、半導体チップ上にパンプ電板が設けられている状態を 示す。同図に於て半導体チップ 10 は半導体基板、 例2はP型 SI 基板よりなる。

の示例では、第一層 1 o として絶縁度、配線電 極 1 s として A L電優及び第二層 2 o として CVD (Chemical Vapor Deposition) 法によって形成 されたガラス膜(ペッシペーシッン保護膜)が半 減体オップ上に順次に設けられる。

図示例のパンプ電信とははリサ層に4及びパッドに8から成る。図示例において、パリサ層に2々に頭次に設けられたAC-Ni。 さらにパリサ層に4のCa層に1とにパッドに6としてハンデ層が設けられている。AC-Ni合金層に8及びNi層に0は例えば蒸落によって、Cu層に2を及びパッドに6は例えば蒸落によって、Cu層に下が成されている。パッドと6は、例えば Ca機に下って、で1を成れている。パッドと6は、例えば Ca機に

32 正に形成されたハンダメッキ層を高臨処種し、 表面張力を利用することによって、球状に形成さ に面る。電気メッキ法によるハンダパンプ電極の形 成方法は馬知(例えば特開昭 62-160744を齢 限)であるので、詳細な説明を省略する。

#3回はフリップチップの構成を破略的に示す 側面図である。フリップチップ型半導体装置は半 導体チップ 1 o に ソンプ電低 2 2 を 設けて 成る。 図示例では、図面の 乗単化のためにペンプ電低 2 2 を 2 値 しか 設けて いないが、一般に、 3~10 個、多い ときには 1 0 0 値近くのペンプ電低 2 2 が設けられる。

無4 別はフリップチップの実践状態を機略的に 示す強調図である。同図において、接実装落板 (配料落板) 4 のは表面に所定の電気回路ペター ンを得えるものであり、被実装蓄板 4 のの基板材 にも示すようミック基板が用いられる。図 にも示すように、フリップチップ3 8 は複実装素 板 4 のに直接実装される。

バンプ電極が、ハンダから成るペッドを有する

材が含まれる。とのフィラーの形状は一般には球状で、直係が30 μm ~ 100 μm φのものが用いられている。

課題 (発明が解決しようとする問題点)

しかしながら、上記構成のハンダバンプによる。 基板と半導体チップの接続方法に於ては、第6回 に示すどとく、球状フィラーするがモールド材 42の充填時に半導体チップ38とセラミック基 板10の間に入り込みモールドを固めるとき、キ ュア温度150℃で膨張したハンダ電極22が、 キュア温度 1 5 0 ℃から窒温へ冷却される過程で 収縮するが、とのとき半導体チップ38と基板 4 のは関中矢印で示す方向に力をりけ縮まり、そ の間に入り込んだフィラーは4が半導体チップ 3 8 の表面にヰズをつけてしまい半導体チップ 38の電気的不良を発生させるという不具合があ った。適常接続に必要なハンダ電板の高さ社70 ~100 mm とされ、 バンプ 電棒の収縮によりデバ イスに影響を及ぼす球状のフィラーがチップと基 夜の間に入り込むには十分な確さとなっている。

フリップチップの乗扱方法としては例えばリフローカ大のものがある。この方式では、フリップメックス8をフェイスメクンにして被異装蓄板 4 0 としたのためたのでは、アリップメリンでは一般では一般では一般では、インプ電極2200~220℃に放射する。その結果、インプ電極2200~220℃に放射する。その結果、インプ電極2200~220℃に放射する。その結果、インプ電極2200~27から成るイッド26(第5回移版)が希顧される。その後フリップチップス8を設け、では、1000では、

さらにこの基板には、チップの信頼性を向上させる目的で能5回に示すように、エポキシ系のモールド材 42をチップ表面を外部から保護できるようコーティングする。通常このモールド材充項は150℃~200℃の基板加熱下にてかわれる欠、このモールド材中には通常、モールド材度度を向上させる目的で、104~304(重量比)のフィラーと呼ばれる SiO2 の粉などの充填

課題 (問題点を解決するための手段)

上記問題点を解決するため、本発明のフリップ チップ型半導体装置は、チップ上に形成されたパンプ電報と有し、前記パンプ電報とある。 が関係と、ダミーパンプ電報を有し、前記パンプ電報と前記がミーパンプ電報間の距離をパンプ 電極の直径の60を以下の寸法とする。

(作用)

本発明のフリップテップ製半導体装置は上記のような構成としたので、実製基板に前述した半導体装置を実装し、その後エポャン系モールド材をコーティンテしても、このモールド材に合有するフィラのうち、ダミー電信の直径の60多を越える大きさのフィラーが半導体装置下部へ入り込むのを防止することができる。

(実施例)

務1図はこの発明の実施例を示す図であり、A は断面図、Bは上面図である。この図に設て、1 は半導体サップ、2 はハンダイソン関係である。 このハンダインプ電係の欠きさは70 am e とする。 適次ハンダインプ電係は半導体ナップ1とセラミ

の収載の割合は多くとも60 *程度と旅定されと の組んだキ。リより小さい球状フィラーはサップ と基板の寸き間に入り込んでもチップの表面にキ 水をつけるトラブルを発生させるには至らないも のと考えられる。

ハンダパンプ電便の大きさが70 mm がより大き い場合もるいは少さい場合であってもこのハンダ パンプ電保耐圧超3はハンダパンプ電低の大きさ の少なくとも60 を以下であれば同様の効果が潤 格できる。

(発明の効果)

 ドとダミーバング電板が良好に厳働される様になっている。との金属パッドもダミーバング電板との敵響のためのみに用いられているものであり、他とは熱躁されている。

第7回はハンダペンプ電極の大きさが 70 Am の 場合にむいてパンプ間キョリ3を10 4m~100 4m の聞で水準をとり、半導体チップをセラミック基 板に実装しSiO。系の球状フィラーの大きさの平均 値が50 Am ではらつき30~70 Am をもつモール ド材に対する重量比30多の比率をもつモールド 状を150℃で充填し、その后、-30℃~150 での無害サイクル試験を100mくり返したとき の坐進体チップにつけられたキズによりチップが 情気的に不良となった割合を示すグラフである。 第 7 図よりハンダバンプ間キョリョはハンダバ ンプの大きさ70 Am d の約60 %、つまり40 Am 以下であれげフィラーがチップの表面をキズつけ るととによる不良塞は減少するととが分かる。と のととはハンダバンブにより接続后バンプ電板は 収縮し、チップと基板を接続する訳であるが、こ

に存在する球状フィラーにてチップ表面にキズを つけられチップが電気的に不良となる様なトラブ ルは築生したい。

4. 図面の簡単な説明


第1回は本発明による半導体装置の斯園図及び 平面図である。第2回は従来のパンプ電優の構造 を示す新面図である。第3回は従来のフリップナ ップの側面図である。第4回は従来のフリップチ 第5回は従来のフリップチップを基板に実践した状態を示す側面図である。 さらにエポキン樹脂をコートした状態を示す表し切い のである。第6回はエギャン樹脂を除めしていて 数様を示すものであって、第5回の部分拡大回で ある。第7回はパンプ電積制距離と不良率を示す である。第7回はパンプ電積制距離と不良率を示す である。

1…半導体チップ、2 m …ハンダバンプ電極、 2 m … ダミーハンダバンプ電極、3 … パンプ間距 競。

4ó

実施状態を示す側面間

第4 図



2a:ハングパンプ電極

実施例 n 説 明《佚刊为上面图

第1図8

